Skip to content
KitploitKITPLOIT
HerramientasBlog
Enviar
HerramientasBlog
Enviar

¡Herramientas de Hacking, PenTest y Ciberseguridad para tu Arsenal de Seguridad!

Kitploit es un directorio de herramientas de hacking, ciberseguridad y pentesting. Descubre las últimas actualizaciones de proyectos para encontrar vulnerabilidades, analizar sistemas, automatizar pruebas y fortalecer tu seguridad.

··Feeds·Contacto·Privacidad·© 2026 Kitploit

Directorio de Herramientas

Categorías

Ver todas las categorías
Loading categories
baochip-1x — Herramientas de simulación y RTL de silicio de código abierto para el SoC Baochip 1x, que incluye una CPU VexRiscv, verificación basada en Verilator y documentación para el desarrollo y depuración de hardware. | Kitploit
Herramientas/GitHubGitHub/baochip/baochip-1x
Seguridad de Sistemas EmbebidosHacking de HardwareSeguridad de HardwareSeguridad de Hardware e IoTAprendizaje y EducaciónAnálisis de Firmware
GitHubbaochip/baochip-1x

baochip-1x

Herramientas de simulación y RTL de silicio de código abierto para el SoC Baochip 1x, que incluye una CPU VexRiscv, verificación basada en Verilator y documentación para el desarrollo y depuración de hardware.

Ver Repositorio
45842hace 2 mesesRevisado por Kitploit

Más Populares

Ver todos →

Descubre las herramientas más usadas por nuestra comunidad.

Explora todas las herramientas

Explora nuestra colección de herramientas

Ver todas las herramientas →
Compartir

Baochip 1x

Este repositorio contiene los elementos de código abierto del Baochip 1x. Este repositorio se centra en los elementos hardware del Baochip 1x.

Se remite a los desarrolladores al SDK oficial de Rust, ubicado en el repositorio Xous. Hay una extensión de vscode llamada baochip que puede automatizar la compilación y el flasheo para las placas de desarrollo oficialmente soportadas.

Organización del Código

  • docs contiene el código fuente del libro Baochip 1x.
  • rtl contiene los elementos de código abierto del RTL fabricado.
  • Vexriscv contiene la configuración fuente para la CPU Vex
  • scripts contiene scripts auxiliares para la gestión del repositorio
  • verilate contiene los archivos para simular un análogo RTL subconjunto del Baochip-1x usando verilator.
  • arty contiene los archivos para construir stubs de SoC dirigidos a Arty-A7. Útil para depurar y desarrollar extensiones futuras.

La documentación extraída automáticamente basada en el RTL de este repositorio se ha subido a peripherals core cluster.

Lanzamientos, etiquetas y ramas

Este repositorio gira en torno a un artefacto que es fijo y no parcheable. Por lo tanto, la estrategia típica de OSS de "simplemente actualizar a HEAD" para simplificar la gestión de lanzamientos no aplica.

  • Cada revisión de dado (die rev) recibirá una etiqueta con un nombre de la forma tapeout-a0. Esto representa el punto en el cual el contenido del directorio rtl coincide exactamente con lo que se envió a fabricación (tapeout).
  • También se crea una rama con el mismo nombre en ese momento
  • El rol asumido de la rama main es hacer evolucionar las herramientas de simulación y la documentación en torno al artefacto rtl. El artefacto rtl pierde su valor si diverge funcionalmente de lo que realmente hay en un chip. Por lo tanto, las solicitudes de nuevas funciones y las correcciones de errores deben ir a una rama diferente o a un fork del repositorio.
  • Se asume que las revisiones de dado (die revs), si las hay, serán limitadas y raras. main seguirá la última revisión de dado, pero las ramas anteriores tapeout-* contendrán instantáneas del directorio rtl que coinciden con la revisión de dado anterior, permitiendo a los usuarios de revisiones de dado anteriores ejecutar herramientas de simulación/generación de documentación en las revisiones anteriores.

La numeración de revisión de dado toma la forma de XY donde X es un carácter alfabético e Y es un carácter numérico. El carácter alfabético representa un conjunto de máscaras completo (full-mask set); el numérico representa una máscara metálica (metal-mask) o un paso de reparación de prueba final.

Diagrama de Bloques

Diagrama de bloques del SoC

Descargar herramienta