Skip to content
KitploitKITPLOIT
StrumentiBlog
Invia
StrumentiBlog
Invia

Strumenti di Hacking, PenTest e Cybersecurity per il tuo Arsenale di Sicurezza!

Kitploit è una directory di strumenti di hacking, cybersecurity e pentesting. Scopri gli ultimi aggiornamenti dei progetti per trovare vulnerabilità, analizzare sistemi, automatizzare i test e rafforzare la tua sicurezza.

··Feed·Contatto·Privacy·© 2026 Kitploit

Directory degli strumenti

Categorie

Vedi tutte le categorie
Loading categories
baochip-1x — Sorgente aperta di strumenti RTL e simulazione silicon per il SoC Baochip 1x, dotato di CPU VexRiscv, verifica basata su Verilator e documentazione per sviluppo hardware e debugging. | Kitploit
Strumenti/GitHubGitHub/baochip/baochip-1x
Sicurezza Sistemi EmbeddedHacking HardwareSicurezza HardwareSicurezza Hardware e IoTApprendimento e FormazioneAnalisi del Firmware
GitHubbaochip/baochip-1x

baochip-1x

Sorgente aperta di strumenti RTL e simulazione silicon per il SoC Baochip 1x, dotato di CPU VexRiscv, verifica basata su Verilator e documentazione per sviluppo hardware e debugging.

Vedi Repository
45842518 giorni faRevisionato da Kitploit

Più Popolari

Vedi tutti →

Scopri gli strumenti più utilizzati dalla nostra community.

Esplora tutti gli strumenti

Sfoglia la nostra collezione di strumenti

Vedi tutti gli strumenti →
Condividi

Baochip 1x

Questo repository contiene gli elementi open source del Baochip 1x. Questo repository si concentra sugli elementi hardware del Baochip 1x.

Gli sviluppatori sono indirizzati all'SDK Rust ufficiale, situato nel repository Xous. È disponibile un'estensione vscode chiamata baochip che può automatizzare la compilazione e il flashing per le schede di sviluppo ufficialmente supportate.

Organizzazione del Codice

  • docs contiene il sorgente per il libro Baochip 1x.
  • rtl contiene gli elementi open source dell'RTL tapeout.
  • Vexriscv contiene la configurazione sorgente per la CPU Vex
  • scripts contiene script di supporto per la gestione del repository
  • verilate contiene i file per simulare un analogo RTL sottoset del Baochip-1x usando verilator.
  • arty contiene i file per costruire stub SoC mirati all'Arty-A7. Utili per il debug e lo sviluppo di estensioni future.

La documentazione auto-estratta basata sull'RTL in questo repository è stata caricata su periferiche core cluster.

Rilasci, tag e rami

Questo repository ruota attorno a un artefatto che è fisso e non riparabile. Pertanto, la tipica strategia OSS di "basta aggiornare a HEAD" per semplificare la gestione dei rilasci non si applica.

  • Ogni rev del die riceverà un tag con un nome della forma tapeout-a0. Questo rappresenta il punto in cui il contenuto della directory rtl corrisponde esattamente a ciò che è stato inserito nel tapeout.
  • Al momento viene creato anche un ramo con lo stesso nome
  • Il ruolo assunto dal ramo main è quello di far evolvere gli strumenti di simulazione e la documentazione attorno all'artefatto rtl. L'artefatto rtl perde il suo valore se diverge funzionalmente da ciò che è effettivamente in un chip. Pertanto, future richieste di funzionalità e correzioni di bug devono andare in un ramo diverso o in un fork del repository.
  • Si presume che le rev del die, se presenti, saranno limitate e rare. main seguirà l'ultima rev del die, ma i precedenti rami tapeout-* conterranno istantanee della directory rtl corrispondenti alla rev del die più vecchia, consentendo agli utenti di rev del die più vecchie di eseguire strumenti di simulazione/docgen sulle revisioni più vecchie.

La numerazione delle rev del die assume la forma XY dove X è un carattere alfabetico e Y è un carattere numerico. Il carattere alfabetico rappresenta un set di maschere completo; il numerico rappresenta una maschera metallica o uno step di riparazione del test finale.

Diagramma a Blocchi

Diagramma a blocchi del SoC

Scarica lo strumento