Implementación FPGA de Referencia (Cyclone V)

Este directorio contiene los módulos RTL de referencia, las imágenes FPGA precompiladas y los scripts de prueba TCL opcionales para la primitiva atómica de medición–colapso. Esta primitiva es un mecanismo de hardware de medición–colapso compatible con CMOS que impone una semántica de lectura única: la primera lectura cualificada devuelve el byte almacenado, y el acto de medición desencadena de forma determinista un evento de colapso irreversible. Tras el colapso, la celda produce únicamente salidas ofuscadas o derivadas de PRNG, lo que garantiza que el valor original no pueda recuperarse. La implementación demuestra la divulgación determinista de la primera lectura, el control de acceso condicionado por la base y las transiciones atómicas de estado unidireccionales en un banco de celdas de memoria independientes.

Los archivos .sof proporcionados permiten la validación directa del hardware sin módulos adicionales de interfaz de bus.

Estado: Lanzamiento de artefacto de investigación
Licencia: Solo uso no comercial (ver LICENCIA más abajo)
Patente pendiente: US 19/286,600
Hardware objetivo: Intel Cyclone V (5CSEBA6 / DE-SoC)

---

📦 Contenido del directorio

Archivo / Carpeta	Descripción
fpga/collapse_cell.sv	Celda primitiva de lectura única utilizada en el artículo
fpga/collapse_bank.sv	Banco de 1024 celdas con bus compartido de entropía/ofuscación
fpga/Atomic1024Bank.sof	Bitstream limpio de 1024 celdas (sin SignalTap – ruta de flasheo más rápida)
fpga/SignalTap.sof	Compilación instrumentada con demo de ejecución automática sin intervención manual
fpga/SignalTap.stp	Archivo SignalTap preconfigurado – abrir → Ejecutar → observar la temporización del colapso
fpga/program_clean.bat	Flasheo de un clic para Windows (versión limpia)
fpga/program_clean.sh	Flasheo de un clic para Linux (versión limpia)
fpga/program_signaltap.bat	Flasheo de un clic para Windows (demo SignalTap)
fpga/program_signaltap.sh	Flasheo de un clic para Linux (demo SignalTap)
tcl/	Scripts TCL opcionales de System Console para pruebas automatizadas
images/	Forma de onda de divulgación y destrucción en un ciclo del artículo asociado
ROADMAP.md	Hoja de ruta del proyecto y etapas de desarrollo ASIC/FPGA planificadas
LICENSE.md	Licencia no comercial
README.md	Este archivo

---

🧩 Resumen del RTL

collapse_cell.sv

Implementa la primitiva de memoria de lectura única (ROOM) de medición–colapso:

• INIT carga el valor y la base
• La primera lectura con base correcta divulga el valor almacenado y colapsa la celda atómicamente
• Todas las lecturas posteriores devuelven bytes ofuscados posteriores al colapso

Estado interno clave:

• basis_valid_q
• armed_q
• collapsed_q

collapse_bank.sv

Implementa la matriz completa de 1024 celdas. Este módulo proporciona:

• Instanciación paralela de 1024 unidades collapse_cell
• Decodificación de direcciones y enrutamiento para seleccionar una única celda activa
• Difusión uniforme de las entradas de metadatos (byte de base, pulso de lectura, pulso de init)
• Agregación de las rutas de salida (data_o, collapsed_q, estado, etc.)
• Accionamiento opcional de oscilador en anillo (RO) para admitir entropía/ofuscación basada en oscilación posterior al colapso a nivel de banco

La ruta del RO solo está activa después del colapso y contribuye al flujo de salida ofuscado posterior al colapso cuando está habilitada. No afecta la corrección de la primera lectura ni la semántica del colapso.

---

🔧 Imágenes FPGA proporcionadas

Atomic1024Bank.sof

• Compilación limpia sin instrumentación
• Se utiliza para demostraciones simples y verificación de caja negra

SignalTap.sof

• Mismo RTL con sondas SignalTap habilitadas
• Captura la temporización interna del colapso a 50 MHz

Señales sondadas (ver SignalTap.stp):

• read_pulse
• basis_in[7:0]
• basis_valid_q
• armed_q
• collapsed_q
• data_o[7:0]
• valid_out (si está presente)

---

🗂️ Scripts de prueba TCL (tcl/)

Estos scripts opcionales se proporcionan para los usuarios que deseen automatizar interacciones, dirigir secuencias o reproducir el flujo de prueba interno.

Las capacidades de ejemplo incluyen:

• Secuencias de lectura automatizadas
• Pruebas de barrido de base
• Ciclos de confirmación de colapso
• Muestreo masivo en registros locales

Estos scripts no dependen de ningún HDL de interfaz de bus incluido en este artefacto. Los usuarios pueden adaptarlos a su propia interfaz host, secuenciador GPIO o flujos de trabajo de System Console.

---

🖥️ Uso del hardware

1. Abra Quartus Programmer
2. Cargue Atomic1024Bank.sof o SignalTap.sof
3. Programe la DE-SoC con USB-Blaster
4. (Opcional) Abra SignalTap para observar:
   • Divulgación de la primera lectura
   • Evento de colapso
   • Evolución de la salida posterior al colapso

No se requiere un esclavo Avalon-MM ni un wrapper de IP externo para utilizar estas imágenes.

---

📄 Licencia

Consulte el archivo completo LICENSE.md.
Se aplica una licencia de investigación no comercial.

---

📜 Licencia (Resumen)

• Se permiten la investigación, la enseñanza y la evaluación no comerciales
• El uso comercial requiere una licencia aparte de QSymbolic LLC
• Derechos de patente otorgados solo para uso no comercial
• Se requiere atribución
• Sin garantía; sin responsabilidad

Este resumen es meramente informativo. El texto completo en LICENSE.md es el que prevalece.

---

📚 Cita

Si utiliza este artefacto en trabajos académicos, cite el artículo asociado:

Citar como:
Francis X. Cunnane III. A CMOS Measurement–Collapse Primitive for Ephemeral Secrets in Post-Quantum Cryptography. TechRxiv. 2 de diciembre de 2025.
https://doi.org/10.36227/techrxiv.176463742.23048082/v3

Ejemplo BibTeX:

@misc{cunnane2025measurementcollapse,
  author       = {Cunnane III, Francis X.},
  title        = {A CMOS Measurement--Collapse Primitive for Ephemeral Secrets in Post-Quantum Cryptography},
  year         = {2025},
  month        = dec,
  note         = {TechRxiv},
  doi          = {10.36227/techrxiv.176463742.23048082/v1},
  url          = {https://doi.org/10.36227/techrxiv.176463742.23048082/v1}
}