Skip to content
KitploitKITPLOIT
ToolsBlog
Einreichen
ToolsBlog
Einreichen

Hacking-, PenTest- und Cybersicherheits-Tools für Ihr Sicherheitsarsenal!

Kitploit ist ein Verzeichnis von Hacking-, Cybersicherheits- und Pentesting-Tools. Entdecken Sie die neuesten Projekt-Updates, um Schwachstellen zu finden, Systeme zu analysieren, Tests zu automatisieren und Ihre Sicherheit zu stärken.

··Feeds·Kontakt·Datenschutz·© 2026 Kitploit

Tool-Verzeichnis

Kategorien

Alle Kategorien anzeigen
Loading categories
baochip-1x — Open-Source-Silizium-RTL- und Simulationswerkzeuge für das Baochip 1x SoC, mit einem VexRiscv-CPU, Verilator-basierter Verifikation und Dokumentation für Hardwareentwicklung und Fehlerbehebung. | Kitploit
Tools/GitHubGitHub/baochip/baochip-1x
Embedded-System-SicherheitHardware-HackingHardware-SicherheitHardware- & IoT-SicherheitLernen & BildungFirmware-Analyse
GitHubbaochip/baochip-1x

baochip-1x

Open-Source-Silizium-RTL- und Simulationswerkzeuge für das Baochip 1x SoC, mit einem VexRiscv-CPU, Verilator-basierter Verifikation und Dokumentation für Hardwareentwicklung und Fehlerbehebung.

Repository anzeigen
45842vor 2 MonatenVon Kitploit geprüft

Beliebteste

Alle anzeigen →

Entdecken Sie die meistgenutzten Tools unserer Community.

Alle Tools erkunden

Durchsuchen Sie unsere Tool-Sammlung

Alle Tools anzeigen →
Teilen

Baochip 1x

Dieses Repository enthält die Open-Source-Elemente des Baochip 1x. Es konzentriert sich auf die Hardware-Elemente des Baochip 1x.

Entwickler werden auf das offizielle Rust SDK verwiesen, das sich im Xous Repository befindet. Es gibt eine vscode-Erweiterung namens baochip, die Build & Flash für offiziell unterstützte Entwicklungsboards automatisieren kann.

Code-Organisation

  • docs enthält die Quellen für das Baochip 1x Buch.
  • rtl enthält die Open-Source-Elemente des ausgegebenen RTL.
  • Vexriscv enthält die Quellkonfiguration für die Vex CPU
  • scripts enthält Hilfsskripte für die Repository-Verwaltung
  • verilate enthält die Dateien zur Simulation eines reduzierten RTL-Analogs des Baochip-1x mit verilator.
  • arty enthält die Dateien zur Erstellung von auf Arty-A7 ausgerichteten SoC-Stubs. Nützlich zum Debuggen und Entwickeln zukünftiger Erweiterungen.

Automatisch extrahierte Dokumentation basierend auf dem RTL in diesem Repository wurde hochgeladen unter peripherals core cluster.

Releases, Tags und Branches

Dieses Repository dreht sich um ein Artefakt, das fest und nicht patchbar ist. Daher gilt die typische OSS-Strategie "einfach auf HEAD aktualisieren" zur Vereinfachung des Release-Managements nicht.

  • Jede Die-Revison erhält einen Tag mit einem Namen der Form tapeout-a0. Dies repräsentiert den Punkt, an dem der Inhalt des rtl-Verzeichnisses genau dem entspricht, was in das Tape-Out eingeflossen ist.
  • Ein Branch wird ebenfalls mit demselben Namen zu diesem Zeitpunkt erstellt.
  • Die angenommene Rolle des main-Branches ist es, die Simulationswerkzeuge und Dokumentation rund um das rtl-Artefakt weiterzuentwickeln. Das rtl-Artefakt verliert seinen Wert, wenn es funktional von dem abweicht, was tatsächlich in einem Chip vorhanden ist. Daher müssen zukünftige Feature-Anfragen und Bugfixes in einen anderen Branch oder einen Fork des Repositories gehen.
  • Es wird angenommen, dass Die-Revisonen, falls vorhanden, begrenzt und selten sein werden. main wird die neueste Die-Revison verfolgen, aber die vorherigen tapeout-*-Branches enthalten Schnappschüsse des rtl-Verzeichnisses, die der älteren Die-Revison entsprechen, sodass Benutzer älterer Die-Revisonen Simulations-/Dokumentationsgenerierungswerkzeuge auf den älteren Revisionen ausführen können.

Die Nummerierung der Die-Revisonen hat die Form XY, wobei X ein alphabetisches Zeichen und Y ein numerisches Zeichen ist. Das alphabetische Zeichen repräsentiert einen Full-Mask-Satz; das numerische repräsentiert eine Metall-Mask- oder Final-Test-Reparatur-Stepping.

Blockdiagramm

SoC-Blockdiagramm

Tool herunterladen