CVE-2018-3639 — Contournement spéculatif de magasin (Variante 4)

Le CPU peut spéculativement charger une valeur de la mémoire avant qu'un magasin précédent sur la même adresse ne soit terminé, lisant ainsi des données obsolètes. Cela affecte principalement les logiciels utilisant la compilation JIT (par exemple, les moteurs JavaScript, eBPF), où un attaquant peut créer du code qui exploite la dépendance magasin-vers-charge. Aucune exploitation connue contre le noyau lui-même n'a été démontrée. L'atténuation nécessite une mise à jour du microcode (fournissant le mécanisme SSBD) ainsi qu'une mise à jour du noyau permettant aux logiciels concernés de s'inscrire à la protection via prctl(). L'impact sur les performances est faible à moyen, selon la fréquence à laquelle l'atténuation est activée.

CVE-2018-3615 — Défaut terminal L1 (Foreshadow, SGX)

L'attaque Foreshadow originale cible les enclaves Intel SGX. Lorsque le bit Présent d'une entrée de table de pages est effacé, le CPU peut encore utiliser spéculativement l'adresse physique dans l'entrée pour récupérer des données du cache L1, contournant ainsi les protections SGX. Un attaquant peut extraire des secrets (clés d'attestation, données scellées) des enclaves SGX. L'atténuation nécessite une mise à jour du microcode incluant des modifications du comportement SGX. L'impact sur les performances est négligeable.

CVE-2018-3620 — Défaut terminal L1 (Foreshadow-NG, OS/SMM)

Une généralisation de Foreshadow au-delà de SGX : un code non privilégié en espace utilisateur peut exploiter le même mécanisme L1TF pour lire la mémoire du noyau ou la mémoire du mode de gestion système (SMM). L'atténuation nécessite une mise à jour du noyau qui implémente l'inversion PTE — marquant les entrées de table de pages non présentes avec des adresses physiques invalides de sorte que le cache L1 ne puisse pas contenir de données utiles à ces adresses. L'impact sur les performances est négligeable car l'inversion PTE est un changement unique à la logique de gestion des tables de pages sans surcharge d'exécution.

CVE-2018-3646 — Défaut terminal L1 (Foreshadow-NG, VMM)

Une VM invitée peut exploiter L1TF pour lire la mémoire appartenant à l'hôte ou à d'autres invités, car les tables de pages de l'hyperviseur peuvent avoir des entrées non présentes pointant vers des adresses physiques valides de l'hôte encore résidentes dans L1. Les options d'atténuation incluent : vider le cache de données L1 à chaque entrée de VM (via une mise à jour du noyau fournissant le support de vidage L1d), désactiver les tables de pages étendues (EPT), ou désactiver l'Hyper-Threading (SMT) pour empêcher un thread frère de remplir le cache L1 pendant la spéculation. L'impact sur les performances va de faible à significatif selon l'atténuation choisie, le vidage L1d à l'entrée VM étant le plus pratique mais toujours mesurable sur les charges de travail lourdes en VM.

CVE-2018-12126 — Échantillonnage de données du tampon de magasin microarchitectural (MSBDS, Fallout)

CVE-2018-12127 — Échantillonnage de données du port de charge microarchitectural (MLPDS, RIDL)

CVE-2018-12130 — Échantillonnage de données du tampon de remplissage microarchitectural (MFBDS, ZombieLoad)

CVE-2019-11091 — Échantillonnage de données microarchitectural en mémoire non cacheable (MDSUM, RIDL)

Ces quatre CVE sont collectivement connues sous le nom de vulnérabilités « MDS » (Microarchitectural Data Sampling). Elles exploitent différents tampons internes du CPU — tampon de magasin, tampon de remplissage, ports de charge et chemins mémoire non cacheable — qui peuvent divulguer des données récemment consultées à travers les limites de privilège lors de l'exécution spéculative. Un attaquant non privilégié peut observer des données récemment traitées par le noyau ou d'autres processus. L'atténuation nécessite une mise à jour du microcode (fournissant le mécanisme MD_CLEAR) ainsi qu'une mise à jour du noyau utilisant VERW pour vider les tampons affectés lors des transitions de privilège. La désactivation de l'Hyper-Threading (SMT) offre une protection supplémentaire car les threads frères partagent ces tampons. L'impact sur les performances est faible à significatif, selon la fréquence des transitions noyau et si SMT est désactivé.

CVE-2018-12207 — Exception de contrôle machine sur les changements de taille de page (iTLB Multihit, No eXcuses)

Une VM invitée malveillante peut déclencher une exception de contrôle machine (MCE) — faisant planter tout l'hôte — en créant des conditions spécifiques dans le TLB d'instructions impliquant des changements de taille de page. Il s'agit d'une vulnérabilité de déni de service affectant les hyperviseurs exécutant des invités non fiables. L'atténuation nécessite soit de désactiver l'utilisation des hugepages dans l'hyperviseur, soit de mettre à jour l'hyperviseur pour éviter les configurations iTLB problématiques. L'impact sur les performances va de faible à significatif selon l'approche : la désactivation des hugepages peut considérablement affecter les charges de travail gourmandes en mémoire.

CVE-2019-11135 — Abandon asynchrone TSX (TAA, ZombieLoad V2)

Sur les CPU avec Intel TSX, un abandon transactionnel peut laisser des données des tampons de remplissage de ligne dans un état observable via des canaux auxiliaires, similaire aux vulnérabilités MDS mais déclenché via TSX. L'atténuation nécessite une mise à jour du microcode ainsi qu'un support du noyau pour soit vider les tampons affectés, soit désactiver complètement TSX (via le MSR TSX_CTRL). L'impact sur les performances est faible à significatif, similaire à MDS, avec la possibilité d'éliminer complètement la surface d'attaque en désactivant TSX au prix de la perte du support de mémoire transactionnelle.

CVE-2020-0543 — Échantillonnage de données du tampon de registre spécial (SRBDS, CROSSTalk)

Certaines instructions CPU spéciales (RDRAND, RDSEED, EGETKEY) lisent des données via un tampon de mise en commun partagé accessible à travers tous les cœurs via l'exécution spéculative. Un attaquant exécutant du code sur n'importe quel cœur peut observer la sortie de ces instructions d'une victime sur un cœur différent, y compris l'extraction de clés cryptographiques d'enclaves SGX (une clé ECDSA complète a été démontrée). C'est notable comme l'une des premières attaques par exécution spéculative inter-cœurs. L'atténuation nécessite une mise à jour du microcode qui sérialise l'accès au tampon de mise en commun, ainsi qu'une mise à jour du noyau pour gérer l'atténuation. L'impact sur les performances est faible, affectant principalement les charges de travail qui utilisent intensivement RDRAND/RDSEED.

CVE-2022-21123, CVE-2022-21125, CVE-2022-21166 — Données obsolètes MMIO du processeur (SBDR, SBDS, DRPW)

Une classe de vulnérabilités MMIO (Memory-Mapped I/O) où des données obsolètes provenant des tampons de remplissage internes du CPU peuvent être déduites via des attaques par canaux auxiliaires lors d'opérations MMIO. Trois sous-vulnérabilités sont couvertes : Shared Buffers Data Read (SBDR, CVE-2022-21123), Shared Buffers Data Sampling (SBDS, CVE-2022-21125), et Device Register Partial Write (DRPW, CVE-2022-21166). Les CPU Intel concernés incluent Haswell à Rocket Lake, processeurs serveur et client, ainsi que les cœurs Tremont Atom. L'atténuation nécessite une mise à jour du microcode fournissant la capacité FB_CLEAR (l'instruction VERW vide les tampons de remplissage) ainsi qu'une mise à jour du noyau (Linux 5.19+) qui invoque VERW aux transitions noyau/utilisateur et entrée/sortie de VM. Lorsque SMT est activé, les threads frères peuvent toujours exploiter la vulnérabilité même avec les atténuations actives. L'impact sur les performances est faible, car le mécanisme VERW est partagé avec l'atténuation MDS existante.

CVE-2022-29900 — Exécution de code spéculative arbitraire avec instructions de retour (Retbleed AMD)

Sur les processeurs AMD des familles 0x15 à 0x17 (Bulldozer à Zen 2) et Hygon famille 0x18, un attaquant peut exploiter les instructions de retour pour rediriger l'exécution spéculative et divulguer la mémoire du noyau, contournant les atténuations retpoline qui étaient efficaces contre Spectre V2. Contrairement à Spectre V2 qui cible les sauts et appels indirects, Retbleed cible spécifiquement les instructions de retour, qui étaient auparavant considérées comme sûres. L'atténuation nécessite une mise à jour du noyau fournissant soit le thunk de retour non entraîné (safe RET), soit le mécanisme IBPB-on-entry, ainsi qu'une mise à jour du microcode fournissant le support IBPB sur Zen 1/2. Sur Zen 1/2, SMT doit être désactivé pour une protection complète lors de l'utilisation d'une atténuation basée sur IBPB. L'impact sur les performances est moyen.

CVE-2022-29901 — Exécution de code spéculative arbitraire avec instructions de retour (Retbleed Intel, RSBA)

Sur Intel Skylake à Rocket Lake avec RSB Alternate Behavior (RSBA), les instructions de retour peuvent être redirigées spéculativement via le Buffer de cibles de branchement lorsque la pile de retours (RSB) déborde, contournant les atténuations retpoline. L'atténuation nécessite soit Enhanced IBRS (eIBRS, via une mise à jour du microcode), soit un noyau compilé avec le support IBRS-on-entry (Linux 5.19+). Le suivi de profondeur d'appel (stuffing) est une autre atténuation disponible depuis Linux 6.2+. La retpoline simple n'atténue PAS cette vulnérabilité sur les CPU capables de RSBA. L'impact sur les performances est moyen à élevé.

**CVE-2022-40982 — Échantillonnage de données Gather (GDS, Downfall)**Les instructions AVX GATHER peuvent divulguer des données provenant de registres vectoriels précédemment utilisés à travers les frontières de privilèges via le tampon de données de rassemblement partagé. Cela affecte tout logiciel utilisant AVX2 ou AVX-512 sur les processeurs Intel vulnérables. L'atténuation est fournie par une mise à jour du microcode qui vide le tampon de rassemblement, ou alternativement en désactivant complètement la fonctionnalité AVX. L'impact sur les performances est négligeable pour la plupart des charges de travail, mais peut être significatif (jusqu'à 50 %) pour les applications lourdes en AVX telles que le HPC et l'inférence IA.

CVE-2023-20569 — Return Address Security (Inception, SRSO)

Sur les processeurs AMD Zen 1 à Zen 4, un attaquant peut manipuler le prédicteur d'adresse de retour pour rediriger l'exécution spéculative sur les instructions de retour, divulguant ainsi la mémoire du noyau. L'atténuation nécessite à la fois une mise à jour du noyau (fournissant des séquences de retour sûr SRSO ou IBPB à l'entrée) et une mise à jour du microcode (fournissant SBPB sur Zen 3/4, ou le support IBPB sur Zen 1/2 — ce qui nécessite en plus la désactivation de SMT). L'impact sur les performances varie de faible à significatif selon l'atténuation choisie et la génération de CPU.

CVE-2023-20588 — AMD Division par zéro fuite de données spéculative (DIV0)

Sur les processeurs AMD Zen 1, une exception #DE (division par zéro) peut laisser des données de quotient obsolètes d'une division précédente dans l'unité de division, observables par une division ultérieure via des canaux auxiliaires spéculatifs. Cela peut divulguer des données à travers toute frontière de privilège, y compris entre les threads frères SMT partageant le même cœur physique. L'atténuation nécessite une mise à jour du noyau (Linux 6.5+) qui ajoute une division fictive (amd_clear_divider()) à chaque sortie vers l'espace utilisateur et avant VMRUN, empêchant les données obsolètes de persister. Aucune mise à jour du microcode n'est nécessaire. La désactivation de SMT offre une protection supplémentaire car l'atténuation du noyau ne couvre pas les fuites entre threads SMT. L'impact sur les performances est négligeable.

CVE-2023-20593 — Fuite d'informations inter-processus (Zenbleed)

Un bogue dans les processeurs AMD Zen 2 provoque l'instruction VZEROUPPER à mettre incorrectement à zéro les fichiers de registres lors de l'exécution spéculative, laissant des données obsolètes d'autres processus observables dans les registres vectoriels. Cela peut divulguer des données à travers toute frontière de privilège, y compris depuis le noyau et d'autres processus, à des taux allant jusqu'à 30 Ko/s par cœur. L'atténuation est disponible soit via une mise à jour du microcode qui corrige le bogue, soit via une solution de contournement du noyau qui définit le bit FP_BACKUP_FIX (bit 9) dans le MSR DE_CFG, désactivant l'optimisation défaillante. Chacune de ces approches est suffisante seule. L'impact sur les performances est négligeable.

CVE-2023-23583 — Problème de préfixe redondant (Reptar)

Un bogue dans les processeurs Intel provoque un comportement inattendu lors de l'exécution d'instructions avec des préfixes REX redondants spécifiques. Selon les circonstances, cela peut entraîner un crash système (MCE), un comportement imprévisible ou potentiellement une élévation de privilèges. Tout logiciel s'exécutant sur un CPU affecté peut déclencher le bogue. L'atténuation nécessite une mise à jour du microcode. L'impact sur les performances est faible.

CVE-2023-28746 — Échantillonnage de données du fichier de registres (RFDS)

Sur certains processeurs Intel Atom et hybrides (Goldmont, Goldmont Plus, Tremont, Gracemont, et les cœurs Atom d'Alder Lake et Raptor Lake), le fichier de registres peut conserver des données obsolètes d'opérations précédentes accessibles via l'exécution spéculative, permettant à un attaquant d'inférer des données à travers les frontières de privilèges. L'atténuation nécessite à la fois une mise à jour du microcode (fournissant la capacité RFDS_CLEAR) et une mise à jour du noyau (CONFIG_MITIGATION_RFDS, Linux 6.9+) qui utilise l'instruction VERW pour vider le fichier de registres lors des transitions de privilèges. Les CPU ayant le bit de capacité RFDS_NO ne sont pas affectés. L'impact sur les performances est faible.

CVE-2024-28956 — Sélection de cible indirecte (ITS)

Sur certains processeurs Intel (Skylake-X stepping 6+, Kaby Lake, Comet Lake, Ice Lake, Tiger Lake, Rocket Lake), un attaquant peut entraîner le prédicteur de branche indirecte pour exécuter spéculativement un gadget ciblé dans le noyau, contournant les protections eIBRS. Le tampon de cibles de branche (BTB) utilise uniquement des bits d'adresse partiels pour indexer les cibles de branche indirecte, permettant au code de l'espace utilisateur d'influencer l'exécution spéculative de l'espace noyau. Certains CPU affectés (Ice Lake, Tiger Lake, Rocket Lake) ne sont vulnérables qu'aux attaques de l'utilisateur natif vers le noyau, pas aux attaques invité vers hôte (VMX). L'atténuation nécessite à la fois une mise à jour du microcode (IPU 2025.1 / microcode-20250512+, qui corrige IBPB pour vider complètement les prédictions de branche indirecte) et une mise à jour du noyau (CONFIG_MITIGATION_ITS, Linux 6.15+) qui aligne les thunks de branche/retour ou utilise le bourrage RSB. L'impact sur les performances est faible.

CVE-2024-36350 — Attaque de l'ordonnanceur transitoire, file d'attente de stockage (TSA-SQ)

Sur les processeurs AMD Zen 3 et Zen 4, l'ordonnanceur transitoire du CPU peut récupérer spéculativement des données obsolètes de la file d'attente de stockage pendant certaines fenêtres temporelles, permettant à un attaquant d'inférer des données d'opérations de stockage précédentes à travers les frontières de privilèges. L'attaque peut également divulguer des données entre les threads frères SMT. L'atténuation nécessite à la fois une mise à jour du microcode (exposant la capacité VERW_CLEAR) et une mise à jour du noyau (CONFIG_MITIGATION_TSA, Linux 6.16+) qui utilise l'instruction VERW pour vider les tampons du CPU lors des transitions utilisateur/noyau et avant VMRUN. Le noyau vide également les tampons en veille lorsque SMT est actif. L'impact sur les performances est faible à moyen.

CVE-2024-36357 — Attaque de l'ordonnanceur transitoire, L1 (TSA-L1)

Sur les processeurs AMD Zen 3 et Zen 4, l'ordonnanceur transitoire du CPU peut récupérer spéculativement des données obsolètes du cache de données L1 pendant certaines fenêtres temporelles, permettant à un attaquant d'inférer des données dans le cache L1D à travers les frontières de privilèges. L'atténuation nécessite les mêmes mises à jour du microcode et du noyau que TSA-SQ : une mise à jour du microcode exposant VERW_CLEAR et une mise à jour du noyau (CONFIG_MITIGATION_TSA, Linux 6.16+) qui vide les tampons du CPU via VERW lors des transitions de privilèges. L'impact sur les performances est faible à moyen.

CVE-2025-40300 — Prédiction de branche obsolète lors de la sortie de VM (VMScape)

Après la sortie d'un VM invité vers l'hôte, des prédictions de branche obsolètes de l'invité peuvent influencer l'exécution spéculative côté hôte avant que le noyau ne revienne à l'espace utilisateur, permettant à un attaquant local de divulguer la mémoire du noyau hôte. Cela affecte les processeurs Intel de Sandy Bridge à Arrow Lake/Lunar Lake, les familles AMD Zen 1 à Zen 5, et la famille Hygon 0x18. Seuls les systèmes exécutant un hyperviseur avec des invités non fiables sont à risque. L'atténuation nécessite une mise à jour du noyau (CONFIG_MITIGATION_VMSCAPE, Linux 6.18+) qui émet IBPB avant de revenir à l'espace utilisateur après une sortie de VM. Aucune mise à jour spécifique du microcode n'est requise au-delà du support IBPB existant. L'impact sur les performances est faible.

CVE-2024-45332 — Injection de privilège de branche (BPI)

Un problème de concurrence dans le mécanisme de mise à jour du prédicteur de branche des processeurs Intel (Coffee Lake à Raptor Lake, plus certaines parties serveur et Atom) permet aux prédictions de branche de l'espace utilisateur d'influencer brièvement l'exécution spéculative de l'espace noyau, sapant les protections eIBRS et IBPB. Cela signifie que les systèmes se fiant uniquement à eIBRS pour l'atténuation Spectre V2 peuvent ne pas être complètement protégés sans le correctif du microcode. L'atténuation nécessite une mise à jour du microcode (intel-microcode 20250512+) qui corrige le timing de mise à jour asynchrone du prédicteur de branche afin que eIBRS et IBPB fonctionnent comme prévu initialement. Aucune modification du noyau n'est requise. L'impact sur les performances est négligeable.

CVE-2025-54505 — Fuite de données obsolètes du diviseur à virgule flottante AMD Zen1 (FPDSS)

Sur les processeurs AMD Zen1 et Zen+ (EPYC 7001, EPYC Embedded 3000, Athlon 3000 avec Radeon, Ryzen 3000 avec Radeon, Ryzen PRO 3000 avec Radeon Vega), le diviseur à virgule flottante matériel peut conserver des données de quotient partielles d'opérations précédentes. Dans certaines circonstances, ces résultats peuvent être divulgués à un autre thread partageant le même diviseur, traversant toute frontière de privilège. Cela a été attribué CVE-2025-54505 et publié par AMD sous le numéro AMD-SB-7053 le 17 avril 2026. L'atténuation nécessite une mise à jour du noyau (commit principal e55d98e77561, "x86/CPU: Fix FPDSS on Zen1", Linux 7.1) qui définit le bit 9 (ZEN1_DENORM_FIX_BIT) du MSR 0xc0011028 (MSR_AMD64_FP_CFG) de manière inconditionnelle sur chaque CPU Zen1 au démarrage, désactivant l'optimisation matérielle responsable de la fuite. Aucune mise à jour du microcode n'est requise : le bit de poulet est présent dans le silicium Zen1 depuis l'usine et est indépendant de la révision du microcode. L'impact sur les performances se limite à une légère réduction du débit de division en virgule flottante, raison pour laquelle AMD n'active pas le bit par défaut dans le matériel.